\* Docket No.: 60188-583

#### IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re Application of : Customer Number: 20277

Yoshihisa KATO, et al. : Confirmation Number:

Serial No.: : Group Art Unit:

Filed: August 26, 2003 : Examiner:

For: SEMICONDUCTOR STORAGE DEVICE AND METHOD FOR DRIVING THE SAME

# CLAIM OF PRIORITY AND TRANSMITTAL OF CERTIFIED PRIORITY DOCUMENT

Mail Stop CPD Commissioner for Patents P.O. Box 1450 Alexandria, VA 22313-1450

Sir:

In accordance with the provisions of 35 U.S.C. 119, Applicants hereby claims the priority of:

Japanese Patent Application No. JP2002-268515, filed on August 13, 2002.

cited in the Declaration of the present application. A certified copy is submitted herewith.

Respectfully submitted,

MCDERMOTT, WILL & EMERY

Michael E. Fogarty Registration No. 36,139

600 13<sup>th</sup> Street, N.W. Washington, DC 20005-3096 (202) 756-8000 MEF:gav Facsimile: (202) 756-8087

Date: August 26, 2003

60188-583 Yoshihisa KATO, et al.

# 日本国特許庁Avgvst 26, 2003 JAPAN PATENT OFFICE McDermott, Will & Emery

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日 Date of Application:

2002年 9月13日

出 願 番 号

Application Number:

特願2002-268515

[ ST.10/C ]:

[JP2002-268515]

出 顏 人
Applicant(s):

松下電器産業株式会社

2003年 4月18日

特 許 庁 長 官 Commissioner, Japan Patent Office



#### 特2002-268515

【書類名】

特許願

一.【整理番号】

2925040066

【提出日】

平成14年 9月13日

【あて先】

特許庁長官殿

【国際特許分類】

G11C 11/419

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

加藤 剛久

【発明者】

【住所又は居所】

大阪府門真市大字門真1006番地 松下電器産業株式

会社内

【氏名】

山田 隆善

【特許出願人】

【識別番号】

000005821

【氏名又は名称】 松下電器産業株式会社

【代理人】

【識別番号】

100097445

【弁理士】

【氏名又は名称】

岩橋 文雄

【選任した代理人】

【識別番号】

100103355

【弁理士】

【氏名又は名称】

智康 坂口

【選任した代理人】

【識別番号】

100109667

【弁理士】

内藤 浩樹 【氏名又は名称】

# 特2002-268515

# 【手数料の表示】

【予納台帳番号】 011305

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9809938

#### 【書類名】 明細書

· . 【発明の名称】 半導体記憶装置および駆動方法

#### 【特許請求の範囲】

【請求項1】 パストランジスタと強誘電体キャパシタからなるメモリセルを複数個備え、前記複数のメモリセルはサブビット線で接続され、サブビット線の一端にはゲイントランジスタのゲートが接続され、前記ゲイントランジスタのドレインはビット線に、ソースはソース線に接続された半導体記憶装置であって、サブビット線をゲイントランジスタのしきい電圧値、あるいはしきい電圧にオフセットを加えた電圧値に充電する手段を備えたことを特徴とする半導体記憶装置

【請求項2】 請求項1記載の半導体記憶装置において、サブビット線にリセット電圧印加手段を備えたことを特徴とする半導体記憶装置。

【請求項3】 パストランジスタと強誘電体キャパシタからなるメモリセルを 複数個備え、前記複数のメモリセルはサブビット線で接続され、サブビット線の 一端にはゲイントランジスタのゲートが接続され、前記ゲイントランジスタのド レインはビット線に、ソースはソース線に接続された半導体記憶装置であって、 ゲイントランジスタのドレイン・ソース間を流れる電流を遮断する手段を備えた ことを特徴とする半導体記憶装置。

【請求項4】 請求項1記載の半導体記憶装置において、前記しきい電圧値充電手段によりサブビット線および強誘電体キャパシタのストレージノードをゲイントランジスタのしきい電圧値、あるいはしきい電圧にオフセットを加えた電圧値に充電した後、強誘電体キャパシタの一方の電極に読み出し電圧を印加し、ゲイントランジスタのチャネル抵抗の変化を検出するデータ読み出し方法。

【請求項5】 請求項2に記載の半導体記憶装置において、前記しきい電圧値 充電手段によりサブビット線および強誘電体キャパシタのストレージノードをゲ イントランジスタのしきい電圧値、あるいはしきい電圧にオフセットを加えた電 圧値に充電した後、リセット電圧印加手段によりサブビット線をリセット電圧に し、リセット電圧印加手段を切り離した後、強誘電体キャパシタの一方の電極に 読み出し電圧を印加し、ゲイントランジスタのチャネル抵抗の変化を検出するデ

#### ータ読み出し方法。

【請求項6】 請求項4、5記載のデータ読み出し方法において、前記しきい電圧値充電手段によりサブビット線および強誘電体キャパシタのストレージノードを充電する工程において、前記強誘電体キャパシタの一方の電極には、前記読み出し電圧と前記しきい電圧値あるいはしきい電圧にオフセットを加えた電圧値との中間電圧であり、かつ強誘電体膜の抗電圧を超えない電圧が印加されていることを特徴とする駆動方法。

【請求項7】 請求項3記載の半導体記憶装置において、強誘電体キャパシタの一方の電極に読み出し電圧を印加し、ゲイントランジスタのチャネル抵抗の変化を検出するデータ読み出し方法であって、サブビット線の電位変化中、前記ドレイン・ソース間電流遮断手段によりドレイン・ソース間電流を遮断する駆動方法。

#### 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

本発明は、メモリセルにゲイントランジスタが接続された強誘電体メモリの回 路構成、および駆動方法に関するものである。

[0002]

#### 【従来の技術】

従来の技術を、図面を用いて以下に説明する。

[0003]

図5は、従来の強誘電体メモリの回路構成図である。図5において、C00~13, CX00~13は強誘電体キャパシタ、QP00~13, QPX11~13はパストランジスタ、QG00~11, QGX00~11はゲイントランジスタ、QR00~11, QRX00~11はリセットトランジスタ、WL0~3はワード線、CP0~3はプレート線、BL0, 1, BLX0, 1はビット線、SBL00~11, SBLX00~11はサブビット線、RE0, 1はリセットトランジスタ制御線、DL0, 1, DLX0, 1はデータ出力線、RST0, 1, RSTX0, 1はRST線、SA0, 1はセンスアンプ回路、SWはスイッチ、

WRO, 1, WRXO, 1はデータ書き込み回路、MCOO~13はメモリセル
 .、MBOO~11はメモリブロック、SNOO, SNXOOはメモリセルMCOOにおけるストレージノードである。

#### [0004]

メモリセルMCOO~13は2つの強誘電体キャパシタと2つのパストランジスタで構成され、強誘電体キャパシタの両電極の内、一方は共通のプレート線に接続され、他方すなわちストレージノードはパストランジスタを介してサブビット線に接続され、パストランジスタのゲートはワード線に接続されている。メモリブロックMBOO~11は、2つのメモリセルとゲイントランジスタとリセットトランジスタで構成され、ゲイントランジスタのゲートがサブビット線に、ドレインがビット線に、ソースがRST線に接続され、リセットトランジスタのゲートがリセットトランジスタ制御線に、ドレインがサブビット線に、ソースがRST線に接続されている。

#### [0005]

メモリブロックは2行2列のマトリクス配置されており、ビット線の一端には、例えばクロスカップルインバータで構成されたセンスアンプが接続され、RS T線の一端にはスイッチを介して接地、あるいはデータ書き込み回路に接続されている。メモリセルに含まれる2つの強誘電体キャパシタには、上向きあるいは下向きの分極としてデータが相補的に記録される。相補的な関係にあるものは、図5中で同じ添え字番号、かつ「X」という文字の有無で表わされている。

#### [0006]

最初に、メモリセルヘデータを書き込む動作を、図5中のメモリブロックMBOOに属するメモリセルMCOOにデータ"0"を書き込む場合を、図6(a)に示す各配線への電圧印加図を用いて説明する。まず、図5のスイッチSWを右側にしてRSTO,RSTXOを接地し、WLOおよびREOにハイ電圧を印加してパストランジスタQPOO,QPXOOおよびリセットトランジスタQROO,QRXOOをオンにした状態で、プレート線CPOに正極性パルスを印加する。このパルス印加により、2つの強誘電体キャパシタCOO,CXOOを図5中において上向きに分極させる。次いで、図5のスイッチSWを左側に切り替え

、RSTOにWROから正極性パルスを印加し、強誘電体キャパシタCOOの分 . 極を下向きに変える。このとき、WR1は接地電位を出力している。なお、強誘電体キャパシタの分極は、2つの電極間に強誘電体の抗電圧以上の電圧を印加したとき、電極間電圧の極性と同方向、すなわち正電圧電極側から負電圧電極側へと向く。

#### [0007]

以上の動作により、メモリセル中の2つの強誘電体キャパシタC00, CX00には、互いに異なる分極方向としてデータが書き込まれる。メモリセルを構成するキャパシタC\*\*(\*\*はアドレスを示す添え字番号)が下向き分極、キャパシタCX\*\*が上向き分極でデータ"0"、分極方向が反対でデータ"1"となる。強誘電体キャパシタは電源を切っても、この分極状態が保存され、不揮発性メモリとして機能する。

#### [0008]

次に、上記の方法でデータ"0"が書き込まれているメモリセルMC00から データを読み出す動作を説明する。データ読み出し動作では、図5のスイッチS Wは右側に切り替えておき、RST線を接地した状態で、図6(b)に示す電圧 を各配線に印加する。最初に、プリチャージ回路をオン(図示していない)し、 ビット線BLO、BLXOをハイ電位にプリチャージする。次いで、WLOおよ びREにハイ電圧を印加してパストランジスタQPOO、QPXOOおよびリセ ットトランジスタQROO, QRXOOをオンにしてストレージノードSNOO , SNXOOをRST電位すなわち接地電位にリセットする。リセット完了後、 REOをロー電位にしてリセットトランジスタQROO、QRXOOをオフし、 プリチャージ回路をオフし、センスアンプSAOを起動し、プレート線CPOに 正極性パルスを印加する。このとき、強誘電体キャパシタC00、CX00から ゲイントランジスタQGOO、QGXOOへと電荷が移動し、サブビット線SB LOO,SBLXOOの電位は上昇してゲイントランジスタQGOO,QGXO 0をオンさせ、ビット線BL00, BLX00の電位をプリチャージレベルから 下降させる。このとき、下向きに分極している強誘電体キャパシタC00の方が 、上向きに分極している強誘電体キャパシタCX00よりも多くの電荷が発生す るため、サブビット線SBL00の電位(VSBL00)はSBLX00の電位 . (VSBLX00)よりも高くなる。その結果、ゲイントランジスタQG00の チャネル抵抗はQGX00よりも低くなり、ビット線BL0の電位変化はBLX 0の電位変化よりも大きくなる。ビット線対(BL0, BLX0)の電位差はセンスアンプにより増倍される。ビット線対のBL0がロー電位、BLX0がハイ電位の場合でデータ"0"と判定され、逆極性でデータ"1"と判定され、判定結果がデータ出力線DL0, DLX0から出力される。

[0009]

以上の分極読み出し後に、REOをハイ電位にしてリセットトランジスタをオンさせ、ストレージノードSNOO, SNXOOをRST電位すなわち接地電位にリセットし、WLOをロー電位にしてパストランジスタをオフさせて読み出し動作は完了される。

[0010]

過去に、センスアンプのオフセットをコンデンサに充電してキャンセルする方法 (特許文献 1 参照)、センスアンプにトリミング機能を付与してオフセットを減少させる方法 (特許文献 2 参照)、センスアンプを構成するMOSトランジスタのウェル電位を調整してオフセットを補償する方法 (特許文献 3 参照)が提案されている。

[0011]

【特許文献1】

特開平07-302497号公報

【特許文献2】

特開平10-162585号公報

【特許文献3】

特開2000-311491号公報

[0012]

【発明が解決しようとする課題】

しかしながら、2つのゲイントランジスタにはオフセットが存在し、これが読 み出しマージンを低下させてしまう。 [0013]

・データ読み出し動作では、サブビット線に発生する電位差をチャネル抵抗の差に変換し、これによるドレイン・ソース間電流の違いをビット線電位変化としてセンスアンプで検出している。ゲイントランジスタは飽和領域で動作しているので、ドレイン・ソース間電流の簡易式によるとゲート電位としきい電圧値の差の2乗に比例する。ゲイントランジスタQGOO,QGXOOのドレイン・ソース間電流をIDSOO,IDSXOO、しきい電圧値をVTOO,VTXOOとすると、

 $IDSOO/IDSXOO = (VSBLOO-VTOO)^{2}/(VSBLOO-VTXOO)^{2}$ 

という式が成り立つ。例えば、読み出し動作で発生する電圧およびしきい電圧値をVSBL00=1.0V、VSBLX00=0.9V,VT00=VTX00=0.6Vと仮定すると、IDS00/IDSX00=1.78となる。しかし、0.1Vのオフセットが存在し、VT00=0.7V,VTX00=0.6Vであった場合には、IDS00/IDSX00=1となり、センス不能となる。このように、オフセット電圧によってドレイン・ソース間電流比が低下してしまうと、他の配線に駆動パルスを印加したときにビット線に飛び込むノイズに対する耐性を低下させる。また、強誘電体キャパシタに保持していた残留分極の低下(リテンション)による読み出し電荷の低下、高温保存による強誘電体ヒステリシスの変化(インプリント)による読み出し電荷の低下、あるいは製造ばらつきによる2つの強誘電体キャパシタから発生する電荷の偏り、等によるサブビット線電位差(VSBL00-VSBLX00)の減少に対する動作マージン低下をまねく。

[0014]

過去に、センスアンプのオフセットをコンデンサに充電してキャンセルする方法 (特許文献 1 参照)、センスアンプにトリミング機能を付与してオフセットを減少させる方法 (特許文献 2 参照)、センスアンプを構成するMOSトランジスタのウェル電位を調整してオフセットを補償する方法 (特許文献 3 参照)が提案されている。しかしながら、これらの技術はセンスアンプのオフセットをキャン

セルするためのものであり、メモリセルに接続されたゲイントランジスタのオフ ・セットをキャンセルすることはできない。

#### [0015]

#### 【課題を解決するための手段】

上記課題を解決するために、請求項1の半導体記憶装置では、パストランジスタと強誘電体キャパシタからなるメモリセルを複数個備え、前記複数のメモリセルはサブビット線で接続され、サブビット線の一端にはゲイントランジスタのゲートが接続され、前記ゲイントランジスタのドレインはビット線に、ソースはソース線に接続された半導体記憶装置であって、サブビット線をゲイントランジスタのしきい電圧値、あるいはしきい電圧にオフセットを加えた電圧値に充電する手段を備えたことを特徴とする。

#### [0016]

この構成により、読み出し動作前にサブビット線および強誘電体キャパシタのストレージノードをゲイントランジスタのしきい電圧値に充電することが可能となり、ゲイントランジスタのしきい電圧値をゲート電位フィードバックするので、しきい電圧値ばらつきの影響を除去でき、安定した動作が可能となる。

#### [0017]

上記課題を解決するために、請求項2の半導体記憶装置では、請求項1記載の 半導体記憶装置において、サブビット線にリセット電圧印加手段を備えたことを 特徴とする。

#### [0018]

この構成により、サブビット線および強誘電体キャパシタのストレージノードをゲイントランジスタのしきい電圧値に充電した後、サブビット線のみをリセット電位にできる。ゲイントランジスタがNチャネル型であった場合、リセット電圧をゲイントランジスタのしきい電圧値よりも低くすることにより、読み出し動作におけるゲイントランジスタのゲート電位を低くでき、ゲイントランジスタの出力振幅すなわちゲインを大きくできる。

#### [0019]

上記課題を解決するために、請求項3の半導体記憶装置では、パストランジス

タと強誘電体キャパシタからなるメモリセルを複数個備え、前記複数のメモリセ ・ルはサブビット線で接続され、サブビット線の一端にはゲイントランジスタのゲ ートが接続され、前記ゲイントランジスタのドレインはビット線に、ソースはソ ース線に接続された半導体記憶装置であって、ゲイントランジスタのドレイン・ ソース間を流れる電流を遮断する手段を備えたことを特徴とする。

[0020]

この構成により、ゲイントランジスタのゲート電位すなわちサブビット線電位が遷移している期間中はドレイン・ソース間電流を遮断し、ゲート電位が安定した後でドレイン・ソース間電流を通電することが可能となる。

[0021]

上記課題を解決するために、請求項4のデータ読み出し方法では、請求項1記載の半導体記憶装置において、前記しきい電圧値充電手段によりサブビット線および強誘電体キャパシタのストレージノードをゲイントランジスタのしきい電圧値、あるいはしきい電圧にオフセットを加えた電圧値に充電した後、強誘電体キャパシタの一方の電極に読み出し電圧を印加し、ゲイントランジスタのチャネル抵抗の変化を検出することを特徴とする。

[0022]

この構成により、サブビット線には読み出し電圧印加による電位変化VSBLにしきい電圧値VTを加えた電圧が発生し、ゲイントランジスタのドレイン・ソース間電流IDSは、

IDS $\propto$  (VSBL+VT-VT)  $^2$ =VSBL $^2$ となり、しきい電圧値のばらつきの影響を受けなくなる。

[0023]

上記課題を解決するために、請求項5のデータ読み出し方法では、請求項2に記載の半導体記憶装置において、前記しきい電圧値充電手段によりサブビット線および強誘電体キャパシタのストレージノードをゲイントランジスタのしきい電圧値、あるいはしきい電圧にオフセットを加えた電圧値に充電した後、リセット電圧印加手段によりサブビット線をリセット電圧にし、リセット電圧印加手段を切り離した後、強誘電体キャパシタの一方の電極に読み出し電圧を印加し、ゲイ

ントランジスタのチャネル抵抗の変化を検出することを特徴とする。

#### [0024]

この構成により、サブビット線および強誘電体キャパシタのストレージノードをゲイントランジスタのしきい電圧値、あるいはしきい電圧にオフセットを加えた電圧値に充電した後、サブビット線のみをリセット電圧にリセットし、ストレージノードにはしきい電圧値に依存した電荷量Qpが残される。強誘電体キャパシタ容量値Cf、強誘電体キャパシタの一方の電極電圧をVpとしたとき、その電荷量はQp=Cf×(Vp-VT)となる。強誘電体キャパシタの一方の電極に読み出し電圧を印加したとき、この電荷Qpはサブビット線容量(容量値CSBL)と強誘電体キャパシタ容量に分配される。読み出し動作におけるドレイン・ソース間電流に与えるVTばらつきの影響は、この電荷再配分により低減され、容量比CSBL/(CSBL+Cf)倍に小さくできる。かつ、ゲイントランジスタがNチャネル型であった場合、リセット電圧をゲイントランジスタのじきい電圧値よりも低くすることにより、読み出し動作におけるゲイントランジスタのゲート電位を低くでき、ゲイントランジスタの出力振幅すなわちゲインを大きくできる。

#### [0025]

上記課題を解決するために、請求項6の駆動方法では、請求項4、5記載のデータ読み出し方法において、前記しきい電圧値充電手段によりサブビット線および強誘電体キャパシタのストレージノードを充電する工程において、前記強誘電体キャパシタの一方の電極には、前記読み出し電圧と前記しきい電圧値あるいはしきい電圧にオフセットを加えた電圧値との中間電圧であり、かつ強誘電体膜の抗電圧を超えない電圧が印加されていることを特徴とする。

#### [0026]

この構成により、データ読み出し前に記録されていた分極が破壊されることを 防ぐことができる。

#### [0027]

上記課題を解決するために、請求項7の駆動方法では、請求項3記載の半導体 記憶装置において、強誘電体キャパシタの一方の電極に読み出し電圧を印加し、 ゲイントランジスタのチャネル抵抗の変化を検出するデータ読み出し方法であった。 ・、て、サブビット線の電位変化中、前記ドレイン・ソース間電流遮断手段によりド レイン・ソース間電流を遮断することを特徴とする。

[0028]

この構成により、ゲイントランジスタのゲート電位すなわちサブビット線電位が遷移している期間中はドレイン・ソース間電流を遮断し、ゲート電位が安定した後でドレイン・ソース間電流を通電してデータを読み出すことができる。その結果、ゲイントランジスタにオフセットがあり、動作マージンが小さい場合や、ノイズ、リテンション、インプリントがあった場合にも安定した読み出し動作が可能となる。

[0029]

#### 【発明の実施の形態】

以下、本発明の実施の形態について説明する。

[0030]

#### (実施の形態1)

本発明の一実施の形態として、図1にメモリセルおよび周辺の回路図を示す。図1において、C00~13, CX00~13は強誘電体キャパシタ、QP00~13, QPX00~13はパストランジスタ、QG00~11, QGX00~11はゲイントランジスタ、QR00~11, QRX00~11はリセットトランジスタ、QS00~11, QSX00~11はBL·SBL結合トランジスタ、QC00~11, QCX00~11はBL·QG結合トランジスタ、QQ0, 1, QQX0, 1はプリチャージトランジスタ、WL0~3はワード線、CP0~3はプレート線、BL0, 1, BLX0, 1はビット線、SBL00~11, SBLX00~11はサブビット線、RE0, 1はリセットトランジスタ制御線、SO0, 1はBL·SBL結合トランジスタ制御線、GC0, 1はBL·QG結合トランジスタ制御線、DL0, 1, DLX0, 1はデータ出力線、RST0, 1, RSTX0, 1はRST線、PCEはプリチャージ起動線、SA0, 1はセンスアンプ回路、SWはスイッチ、WR0, 1, WRX0, 1はデータ書き込み回路、MC00~13はメモリセル、MB00~11はメモリブロック、SN

00, SNX00はメモリセルMC00におけるストレージノードであり、強誘 \*\*: 電体キャパシタのプレート線に接続されていない方の電極である。図1に示されたトランジスタの内、QQ0, 1, QQX0, 1はPチャネル型、これ以外はNチャネル型である。

#### [0031]

メモリセルMC00~13は2つの強誘電体キャパシタと2つのパストランジスタで構成され、強誘電体キャパシタの両電極の内、一方は共通のプレート線に接続され、他方はパストランジスタを介してサブビット線に接続され、パストランジスタのゲートはワード線に接続されている。メモリブロックMB00~11は、2つのメモリセル、ゲイントランジスタ、リセットトランジスタ、BL・SBL結合トランジスタ、BL・QG結合トランジスタで構成され、ゲイントランジスタのゲートがサブビット線に、ドレインがBL・QG結合トランジスタを介してビット線に、ソースがRST線に接続される。サブビット線は、リセットトランジスタを介してRST線に接続され、BL・SBL結合トランジスタを介してビット線に接続されている。

#### [0032]

メモリブロックは2行2列のマトリクス配置されており、ビット線の一端には、例えばPチャネルトランジスタをクロスカップル結合して構成されたセンスアンプが接続され、RST線の一端にはスイッチを介して接地、あるいはデータ書き込み回路に接続されている。メモリセルに含まれる2つの強誘電体キャパシタには、上向きあるいは下向きの分極としてデータが相補的に記録される。相補的な関係にあるものは、図1中で同じ添え字番号、かつ「X」という文字の有無で表わされている。

#### [0033]

最初に、メモリセルヘデータを書き込む動作を、図1中のメモリブロックMBOのに属するメモリセルMCOOにデータ"O"を書き込む場合を、図2に示す各配線への電圧印加図を用いて説明する。まず、図1のスイッチSWを右側にしてRSTO、RSTXOを接地し、WLOおよびREOにハイ電圧を印加してパストランジスタQPOO、QPXOOおよびリセットトランジスタQROO、Q

RX00をオンにした状態で、プレート線CP0に正極性パルスを印加する。このパルス印加により、2つの強誘電体キャパシタC00, CX00を上向きに分極させる。次いで、図1のスイッチSWを左側に切り替え、RST0にWR0から電圧レベルVRSTwの正極性パルスを印加し、強誘電体キャパシタC00の分極を下向きに変える。このとき、WR1は接地電位を出力している。

#### [0034]

以上の動作により、メモリセル中の2つの強誘電体キャパシタC00, CX00には、互いに異なる分極方向としてデータが書き込まれる。メモリセルを構成するキャパシタC\*\*(\*\*はアドレスを示す添え字番号)が下向き分極、キャパシタCX\*\*が上向き分極でデータ"0"、分極方向が反対でデータ"1"となる。データ書き込みでプレート線およびRST線に印加される正極性パルスは、強誘電体の分極が飽和する電圧以上が望ましい。そうすることで、強誘電体キャパシタは電源を切っても分極状態が保存され、不揮発性メモリとして機能する

#### [0035]

次に、上記の方法でデータ"0"が書き込まれているメモリセルMC00からデータを読み出す動作を説明する。データ読み出し動作では、図1のスイッチSWは右側に切り替えておき、RST線を接地した状態で、図3に示す電圧を各配線に印加する。図3中のt1~7は、以下の説明中にでてくるタイミングを示したものである。

#### [0036]

最初に、プリチャージ起動線PCEをロー電位にしてプリチャージトランジスタQQO,QQXOをオンし、BL・SBL結合トランジスタ制御線SOOをハイ電位にしてBL・SBL結合トランジスタQSOO,QSXOOをオンし、リセットトランジスタ制御線REOをロー電位にしてリセットトランジスタQRO,QRXOをオフする。このとき、QQO,QQXOを負荷として、ゲイントランジスタのドレインとゲートが接続された回路が形成されるので、ゲイントランジスタのゲートすなわちサブビット線SBLOO,SBLXOOはそれぞれゲイントランジスタQGOO,QGXOOのしきい電圧値レベル(VTOO,VTX

○○;図3中のt1)になる。プリチャージトランジスタとゲイントランジスタ・のサイズを調整することにより、ゲイントランジスタのしきい電圧値にオフセットを加えた電圧値とすることも可能である。このとき、同時にプレート線CPOを電圧値VRD1のレベルに上昇させ、ストレージノードSNOO, SNXOOをVRD1レベルとする。VRD1は、ゲイントランジスタのしきい電圧値の製造ばらつきの上限よりも若干高めとし、かつVRD1としきい電圧値との差が強誘電体膜の抗電圧よりも小さくなる電圧値が望ましい。例えば、しきい電圧値の上限値よりも○.1 V高い電圧値に設定する。このように設定することにより、次動作でパストランジスタをオンしたとき(図3中のt2)、読み出し動作と同一極性かつ抗電圧以下の電圧が強誘電体キャパシタに印加されるので、読み出し前に強誘電体膜に抗電圧以上の電圧が印加されて分極が反転し、記録されていたデータが破壊されることを防ぐことができる。

#### [0037]

次いで、WLOにハイ電圧を印加してパストランジスタQPOO, QPXOOをオンにしてストレージノードSNOO, SNXOOをしきい電圧値(VTOO, VTXOO; 図3中のt2)にセットする。セット完了後、SOOをロー電位にしてBL・SBL結合トランジスタQSOO, QSXOOをオフし、GCOをロー電位にしてBL・QG結合トランジスタQCOO, QCXOOをオフし、ビット線電位BLO, BLXOをハイ電圧にプリチャージする。

#### [0038]

プリチャージ起動線PCEをハイ電位にしてプリチャージトランジスタQQO ,QQXOをオフし、センスアンプSAOを起動し、プレート線CPOに電圧レベルVRD2の正極性パルスを印加する。このとき、強誘電体キャパシタCOO ,CXOOからゲイントランジスタQGOO,QGXOOへと電荷が移動し、サブビット線SBLOO,SBLXOOの電位は上昇(図3中のt3)する。サブビット線の電位変化が安定した後、BL・QG結合トランジスタ制御線GCOにハイ電圧を印加し、BL・QG結合トランジスタQCO,QCXOをオンして、ビット線BLOO,BLXOOの電位をプリチャージレベルから下降させる。従来の強誘電体メモリではサブビット線電位が変化してゲイントランジスタのしき

い電圧値を超えると直ちにビット線電位は下降する駆動方法であったが、このようにサブビット線電位が変化している間はBL・QG結合トランジスタによりビット線とゲイントランジスタを切り離し、サブビット線電位が安定してからビット線の電位変化を起動することにより、安定した読み出し動作を確保できることとなる。

[0039]

プレート線への正極性パルス印加動作では、下向きに分極している強誘電体キャパシタCOOの方が、上向きに分極している強誘電体キャパシタCXOOよりも多くの電荷が発生するため、サブビット線SBLOOのt2からt3にかけての電位変化(VSBLXOO)はSBLXOOの電位変化(VSBLXOO)よりも大きくなる。このとき(t3)、2つのサブビット線に発生する電位は、VSBLOO+VTOO, VSBLOI+VTO1となる。2つのゲイントランジスタQGOO, QGXOOのドレイン・ソース間電流IDSOO, IDSXOOの比は、

 $IDSOO/IDSXOO = (VSBLOO+VTOO-VTOO)^{2}/$   $(VSBLXOO+VTXOO-VTXOO)^{2}$ 

 $= V S B L 0 0^{2} / V S B L 0 1^{2}$ 

となり、オフセットの影響を受けなくなる。VSBL00の方が、VSBLX00よりも大きい(例えば、読み出し動作で発生する電圧およびしきい電圧値をVSBL00=1.0V、VSBLX00=0.9Vと仮定すると、IDS00/IDSX00=1.23となる)ので、ゲイントランジスタQG00のチャネル抵抗はQGX00よりも低くなり、ビット線BL0の電位変化はBLX0の電位変化よりも大きくなる。ビット線対(BL0,BLX0)の電位差はセンスアンプSA0により増倍される。ビット線対のBL0がロー電位、BLX0がハイ電位の場合でデータ"0"と判定され、逆極性でデータ"1"と判定され、判定結果がデータ出力線DL0,DLX0から出力される。

[0040]

この強誘電体キャパシタからデータを読み出す際、強誘電体膜に印加される電 圧が抗電圧を越えないように印加するプレート線の印加電圧VRD2および強誘 電体キャパシタ値、サブビット線容量値(パストランジスタ、リセットトランジスタ、BL・SBL結合トランジスタのジャンクション容量、ゲイントランジスタのゲート容量、配線間容量等)を調整することにより、読み出し動作で強誘電体膜に印加されるストレスを軽減でき、読み出し可能な動作回数(従来 $10^{8}$ ~ $10^{10}$ 回)を $10^{15}$ 回以上に伸ばすことが可能である。

#### [0041]

次にSWを左側にしてRST線とデータ書き込み回路を接続し、データ読み出 しにおいて、ビット線がロー電位に変化した方に対応するRST線、本実施の形 態ではロー電位に変化したBLOに対応するRSTOにデータ書き込み回路WR 0から電圧レベルVRSTrのパルスを印加する。一方、相補関係にあるRST XOにはWRXOから接地レベルが出力される。同時に、ワード線WLOをロー 電位にしてパストランジスタQPOO、QPXOOをオフにし、プレート線CP Oをロー電位にし、リセットトランジスタ制御線REOをハイ電位にしてリセッ トトランジスタをオンにする。この動作により、サブビット線の電位は、SBL 00がVRSTr、SBLX00が接地電位となる(図3中のt5)。この後、 ワード線WLOをハイ電位にしてパストランジスタQPOO,QPXOOをオン し、ストレージノードSNOOにVRSTァレベルの書き込みパルスを印加して 強誘電体キャパシタC00の分極方向を下向きにし、ストレージノードSNX0 Oおよびプレート線CPOを接地して強誘電体キャパシタCXOOの両電極間電 圧をゼロにした(図3中のt6)後、データ書き込み回路WR0の出力をVRS Tァレベルから接地電位にしてストレージノードSNXOOを接地し、強誘電体 キャパシタC00の両電極間電圧をゼロ(図3中のt7)にし、ワード線WL0 をロー電位にして読み出しは完了する。メモリセルを構成する2つの強誘電体キ ャパシタには、互いに異なる方向の分極としてデータが記録されているが、これ を読み出すために印加した読み出し電圧が分極の方向と異なる強誘電体キャパシ タにのみ、書き込みパルスを印加している。すなわち、この場合には下向き分極 を記録されていた強誘電体キャパシタCOOにWROから書き込みパルスを印加 し、上向き分極が記録されたCX00には書き込みパルスを印加しない。その理 由は、下向き分極が記録された強誘電体キャパシタでは、プレート線から読み出 しパルスを印加することによって分極の絶対値が減少してしまうのに対して、上 ・向き分極が記録された強誘電体キャパシタでは、読み出しパルスを印加しても分 極の絶対値は減少しないからである。RSTOに印加するパルスの電圧値VRS TrはVRSTwよりも小さくても良く、読み出しで変化した分極を復帰させる だけの電圧で充分であり、抗電圧程度である。このように、2つの強誘電体キャ パシタでメモリセルが構成され、互いに異なる方向の分極としてデータを記録す る方式であって、読み出し動作により分極量が変化する強誘電体キャパシタにの み再書き込みパルスを印加し、かつ分極が飽和するだけの電圧を印加する通常の 書き込み動作よりも小さい電圧の再書き込みパルスを印加する駆動を行うことに より、強誘電体膜へのストレス印加を軽減できる効果がある。

#### [0042]

#### (実施の形態2)

本発明の一実施の形態として、図4にデータ読み出しの駆動波形を示す。本実施の形態では、第一の実施の形態と同じ回路構成(図1)で、データ書き込みの方法もまた第一の実施の形態と同じ駆動波形(図2)であり、データの読み出し方法に特徴がある。

#### [0043]

データ "0" が書き込まれているメモリセルMC00からデータを読み出す動作を説明する。データ読み出し動作では、図1のスイッチSWは右側に切り替えておき、RST線を接地した状態で、図4に示す電圧を各配線に印加する。図4中のtt1~8は、以下の説明中に出てくるタイミングを示したものである。

#### [0044]

最初に、プリチャージ起動線PCEをロー電位にしてプリチャージトランジスタQQO,QQXOをオンし、BL・SBL結合トランジスタ制御線SOOをハイ電位にしてBL・SBL結合トランジスタQSOO,QSXOOをオンし、リセットトランジスタ制御線REOをロー電位にしてリセットトランジスタQRO,QRXOを対して、ゲイントランジスタのドレインとゲートが接続された回路が形成されるので、ゲイントランジスタのゲートすなわちサブビット線SBLOO,SBLXOOはそれぞれゲイ

ントランジスタQG00,QGX00のしきい電圧値レベル(VT00,VTX:00;図4中のtt1)になる。プリチャージトランジスタとゲイントランジスタのサイズを調整することにより、ゲイントランジスタのしきい電圧値にオフセットを加えた電圧値とすることも可能である。このとき、同時にプレート線CP0を電圧値VRD1のレベルに上昇させ、ストレージノードSN00,SNX00をVRD1レベルとする。VRD1は、ゲイントランジスタのしきい電圧値の製造ばらつきの上限よりも若干高めとし、かつVRD1としきい電圧値との差が強誘電体膜の抗電圧よりも小さくなる電圧値が望ましい。例えば、上限値よりもの.1V高い電圧値に設定する。このように設定することにより、次動作でパストランジスタをオンしたとき(図4中のtt2)、読み出し動作と同一極性かつ抗電圧以下の電圧が強誘電体キャパシタに印加されるので、読み出し前に強誘電体膜に抗電圧以上の電圧が印加されて分極が反転し、記録されていたデータが破壊されることを防ぐことができる。

#### [0045]

次いで、WLOにハイ電圧を印加してパストランジスタQPOO,QPXOOをオンにしてストレージノードSNOO,SNXOOをしきい電圧値(VTOO,VTXOO;図4中のtt2)にセットする。セット完了後、WLOをロー電位にしてパストランジスタQPOO,QPXOOをオフにした後、SOOをロー電位にしてBL・SBL結合トランジスタQSOO,QSXOOをオフし、REOをハイ電位にする。強誘電体キャパシタCOO,CXOOの容量値をCfOO,CfxOO(強誘電体キャパシタでは、記録されている分極値により、容量値が変わる)とすると、この動作でストレージノードSNOO,SNXOOには、 q00=CfOO・(VRD1-VTOO)および q×00=CfxOO・(VRD1-VTXOO)なる電荷が保存される。一方、サブビット線SBLOO,SBLXOOは接地電位にリセットされる(図4中のtt3)。

#### [0046]

次いで、GCOをロー電位にしてBL・QG結合トランジスタQCOO,QC XOOをオフし、ビット線電位BLO,BLXOをハイ電圧にプリチャージした 後、プリチャージ起動線PCEをハイ電位にしてプリチャージトランジスタQQ O, QQXOをオフし、センスアンプSAOを起動し、ワード線WLOにハイ電・圧を印加してパストランジスタQPOO, QPXOOをオンし、プレート線CPOに電圧レベルVRD3の正極性パルスを印加する。このとき、強誘電体キャパシタCOO, CXOOからゲイントランジスタQGOO, QGXOOへと電荷が移動し、サブビット線SBLOO, SBLXOOの電位は上昇(図4中のtt4, tt5)する。サブビット線の電位変化が安定した後、BL・QG結合トランジスタ制御線GCOにハイ電圧を印加し、BL・QG結合トランジスタQCO, QCXOをオンして、ビット線BLOO, BLXOOの電位をプリチャージレベルから下降させる。

#### [0047]

プレート線への正極性パルス印加動作で2つのサブビット線SBL00,SBLX00に発生する電位VSBL00,VSBLX00は、サブビット線容量値(パストランジスタ、リセットトランジスタ、BL・SBL結合トランジスタのジャンクション容量、ゲイントランジスタのゲート容量、配線間容量等)をCSBLとすると、

 $VSBL00 = Cf00 \cdot (VRD3 - VRD1 - VT00) / (CSBL+Cf00)$ 

 $VSBLX00=Cfx00\cdot (VRD3-VRD1-VTX00) / ($  CSBL+Cfx00)

となる。2つのゲイントランジスタQGOO, QGXOOのドレイン・ソース間電流IDSOO, IDSXOOの比は、

 $IDSOO/IDSXOO = (VSBLOO-VTOO)^{2}/(VSBLXOO-VTXOO)^{2}$ 

であるから、分子、分母のかっこ内は、

 $VSBL00-VT00=Cf00 \cdot (VRD3-VRD1) / (CSBL+Cf00)$ L+Cf00) -CSBL · VT00/ (CSBL+Cf00)

 $VSBLX00-VTX00=Cfx00\cdot(VRD3-VRD1)/(CSBL+Cfx00)-CSBL\cdot VTX00/(CSBL+Cfx00)$  となり、しきい電圧値には係数CSBL/(CSBL+Cf00)あるいはCS

BL/(CSBL+Cfx00)が掛け合わされる。すなわち、しきい電圧値の
..ばらつきはCSBL/(CSBL+Cf00)倍あるいはCSBL/(CSBL
+Cfx00)倍に軽減される。また、サブビット線および強誘電体キャパシタ
のストレージノードをゲイントランジスタのしきい電圧値、あるいはしきい電圧
値に充電した後、サブビット線のみを接地電位にリセットして読み出し動作を行っているため、ドレイン・ソース間電流比を従来と同等にできる。

#### [0048]

さて、IDS00/IDSX00>1であるから、ゲイントランジスタQG00のチャネル抵抗はQGX00よりも低くなり、ビット線BL0の電位変化はBLX0の電位変化よりも大きくなる。ビット線対(BL0, BLX0)の電位差はセンスアンプSA0により増倍される。ビット線対のBL0がロー電位、BLX0がハイ電位の場合でデータ"0"と判定され、逆極性でデータ"1"と判定され、判定結果がデータ出力線DL0, DLX0から出力される。

#### [0049]

この強誘電体キャパシタからデータを読み出す際、強誘電体膜に印加される電圧が抗電圧を越えないように印加するプレート線の印加電圧VRD3および強誘電体キャパシタ値、サブビット線容量値を調整することにより、読み出し動作で強誘電体膜に印加されるストレスを軽減でき、読み出し可能な動作回数(従来 $10^8\sim10^{10}$ 回)を $10^{15}$ 回以上に伸ばすことが可能である。

#### [0050]

次にSWを左側にしてRST線とデータ書き込み回路を接続し、データ読み出しにおいて、ビット線がロー電位に変化した方に対応するRST線、本実施の形態ではロー電位に変化したBLOに対応するRSTOにデータ書き込み回路WROから電圧レベルVRSTrのパルスを印加する。一方、相補関係にあるRSTXOにはWRXOから接地レベルが出力される。次いで、リセットトランジスタ制御線REOをハイ電位にしてリセットトランジスタQROO,QRXOOをオンし、ストレージノードSNOOにVRSTrレベルの書き込みパルスを印加して強誘電体キャパシタCOOの分極方向を下向きにし、ストレージノードSNXOOおよびプレート線CPOを接地して強誘電体キャパシタCXOOの両電極間

電圧をゼロにした(図4中のt t 7)後、データ書き込み回路WROからロー電・位を出力してストレージノードSNXOOもまた接地して強誘電体キャパシタCOの両電極間電圧をゼロにし、ワード線WLOをロー電位にして(図4中のt t 8)、読み出しは完了する。ここで、RSTOに印加するパルスの電圧値VRSTrはVRSTwよりも小さくても良く、読み出しで変化した分極を復帰させるだけの電圧で充分であり、抗電圧程度である。

#### [0051]

なお、本発明の実施の形態では、メモリセルが2つの強誘電体キャパシタを含む構成、いわゆる2T2C型メモリセルについてのみ説明したが、メモリセルが1つの強誘電体キャパシタで構成された1T1C型メモリセルでも、リファレンス電圧を発生するリファレンスセルとメモリセルの双方にゲイントランジスタが接続され、ゲイントランジスタのチャネル抵抗の違いを検出する方式であれば、本発明の構成は有効であることは言うまでもない。

#### [0052]

#### 【発明の効果】

以上のように本発明によれば、メモリセルに接続されたオフセットを補償する ことができ、安定したメモリセルからのデータ読み出しが可能となる効果を有す る。

#### [0053]

さらに、メモリセルからサブビット線に読み出された信号電圧が安定した後に、ビット線電位を変化させるので、メモリセルからの安定したデータ読み出しが可能となる効果を有する。

#### [0054]

加えて、読み出し動作で強誘電体キャパシタに印加される電圧を強誘電体膜の 抗電圧以下とすることで、読み出し動作で強誘電体膜に印加されるストレスを低 減し、読み出し可能な回数を伸張できる効果を有する。

#### [0055]

また、データを読み出した後、相補関係にある強誘電体キャパシタの内、読み出しで分極が変化した一方のみに、変化した分極を復帰させるに充分な書き込み

パルスを印加することにより、強誘電体膜へのストレス印加を軽減できる効果を \*・有する。

#### 【図面の簡単な説明】

#### 【図1】

本発明の実施の形態1におけるメモリセルおよび周辺の回路図

#### 【図2】

本発明の実施の形態1におけるデータ書き込み動作の駆動電圧波形図 【図3】

本発明の実施の形態1におけるデータ読み出し動作の駆動電圧波形図 【図4】

本発明の実施の形態2におけるデータ読み出し動作の駆動電圧波形図 【図5】

従来の強誘電体メモリにおけるメモリセルおよび周辺の回路図 【図 6】

従来の強誘電体メモリにおける駆動電圧波形で、

- (a) データ書き込み動作を示す図
- (b) データ読み出し動作を示す図

#### 【符号の説明】

- C00~13, CX00~13 強誘電体キャパシタ
- QP00~13, QPX00~13 パストランジスタ
- QG00~11, QGX00~11 ゲイントランジスタ
- QR00~11, QRX00~11 リセットトランジスタ
- QS00~11, QSX00~11 BL·SBL結合トランジスタ
- QC00~11, QCX00~11 BL·QG結合トランジスタ
- QQO, 1, QQXO, 1 JUFY-UFDUFA
- WLO~3 ワード線
- CPO~3 プレート線
- BLO, 1, BLXO, 1 ビット線
- SBL00~11, SBLX00~11 サブビット線

REO; 1 リセットトランジスタ制御線

· SOO, 1 BL·SBL結合トランジスタ制御線

GCO, 1 BL・QG結合トランジスタ制御線

DLO, 1, DLXO, 1 データ出力線

RSTO, 1, RSTXO, 1 RST線

PCE プリチャージ起動線

SA〇, 1 センスアンプ回路

SW スイッチ

WRO, 1, WRXO, 1 データ書き込み回路

MC00~13 メモリセル


MB00~11 メモリブロック

SNOO, SNXOO メモリセルMCOOにおけるストレージノード


【書類名】

図面

### • 【図1】





【図2】




【図3】:


4













【図6】:





# (b)





#### ′-【要約】

【課題】 ゲイントランジスタのオフセットを補償した強誘電体メモリを提供する。

【解決手段】 パストランジスタと強誘電体キャパシタからなるメモリセルを複数個備え、前記複数のメモリセルはサブビット線で接続され、サブビット線の一端にはゲイントランジスタのゲートが接続され、前記ゲイントランジスタのドレインはビット線に、ソースはソース線に接続された半導体記憶装置であって、サブビット線をゲイントランジスタのしきい電圧値、あるいはしきい電圧にオフセットを加えた電圧値に充電する手段を備えた構成とすることにより、ストレージノードをゲイントランジスタのしきい電圧値に充電することが可能となり、ゲイントランジスタのしきい電圧値をゲート電位フィードバックするので、しきい電圧値ばらつきの影響を除去でき、安定した動作が可能となる。

【選択図】 図1

To Sil

出 願 人 履 歴 情 報

識別番号

[000005821]

1. 変更年月日 1990年 8月28日

[変更理由] 新規登録

住 所 大阪府門真市大字門真1006番地

氏 名 松下電器産業株式会社